字数

1298 字

阅读时间

6 分钟

半导体器件的开关特性

门电路

门电路指的是以实现基本逻辑关系和常用复合逻辑关系的电子电路

常用的逻辑门电路：

与门、或门、非门、异或门、与非门、或非门、与或非门

高低电平

高低电平是某一个规定范围内的电位值，而不是一个固定值

二极管的开关特性

这里只需要直到有两种半导体，一种是 P 半导体，一种是 N 半导体。

三极管

三极管有两种类型，一种是 NPN，一种是 PNP

区分 NPN 形三极管和 PNP 形三极管的关键是看符号上的箭头指向。（箭头一定是指向 N 极）

三极管根据两个 PN 结所施加的电压的不同，有四种工作状态：

1. 放大状态：发射结正偏，集电结反偏

2. 截止状态：发射结反偏，集电结反偏

3. 饱和状态：发射结正偏，集电结正偏

4. 倒置状态：发射结反偏，集电结正偏

NOTE

NPN 中，N 的电压比 P 高就是反偏，你负极比我正极大，反了他了

下面进行详细解释：

IMPORTANT

由于三极管有两种形式，所以的状态也都是有两种不同的形式

放大状态

发射结正偏，集电结反偏

上面图中所说的 $U_B$ 是指的是（在 NPN 结构中）中间的 P 的电压

$U_C$ 就是上面的 $C$ 端的电压， $U_E$ 则是下面 $E$ 端的电压

IMPORTANT

在使用中主要是以 $NPN$ 类型的三极管为主

$$I_C=I_{CE}+I_{CBO}\approx I_{CE}$$$$I_B=I_{BE}-I_{CBO}\approx I_{BE}$$$$I_{\mathbf{E}}=I_{\mathbf{B}}+I_{\mathbf{C}}$$

所以，共发射极电流放大倍数是：

$$\beta =\frac{I_{\mathrm{CE}}}{I_{\mathrm{BE}}}=\frac{I_{\mathrm{C}}-I_{\mathrm{CBO}}}{I_{\mathrm{B}}+I_{\mathrm{CBO}}}\approx \frac{I_{\mathrm{C}}}{I_{\mathrm{B}}}$$

所以有：

$$I_{\mathrm{E}}=I_{\mathrm{B}}+I_{\mathrm{C}}=I_B+\beta I_B=(1+\beta )I_B$$

NOTE

三极管实现了小电流控制大电流，而大电流是 $I_{CE}$ ， $I_{BE}$ 是小电流，这个比值叫做放大倍数

三极管是一种电流控制器器件

上面的部分暂时略过，这部分是三极管的物理实现等一系列问题。

三极管在数电中的应用

首先是三极管的分析：

下面图中，假设二极管导通的电压为 $0.7v$ ，那么右侧电压应该为 $1v$ 才能满足左侧分别为 $0.3v$ 的情况。

假设 $1v$ 还处于 $0$ 的范围，那么输出的就是 $0$

然后是一个 $3.6v$ ，一个 $0.3v$ ：

在这种情况下， $D_1$ 和 $D_2$ ，优先导通的是 $D_1$ 。导通之后，右侧为 $1v$ ，左侧为 $0.3v$ ，而 $D_2$ 的右侧为 $1v$ ，此时 $D_2$ 是截止的，那输出结果还是 $1v$ ，也就是化为逻辑 $0$

$A$ 、 $B$ 的电压反过来也是成立的。

还有一种情况是 $A$ 、 $B$ 两个都是 $3.6v$ ：

那么 $D_1$ 的右侧就是 $4.3v$ ，原因是 $D_1$ 的导通电压是 $0.7v$ ， $0.7v+3.6v=4.3v$

$D_2$ 也是同样的情况。而 $4.3v$ 属于逻辑 $1$ ，所以输出为逻辑 $1$

这里就是说明逻辑与是如何使用二极管实现的。

在 TTL 与非门中表示的下面这张图中的内容。

#TODO

这部分还是暂定，到时候哪里不会点那里吧

三态门

三态门，主要是指 $0$ 、 $1$ 、高阻态

、

其中的 $EN$ 为使能线。

(PS：这里的问题在于不能分析出来为什么会这样，有可能用不到)

这也就导致了一个结果：

$$EN=1,F=\overline{AB}\{\begin{array}{l}0\\ 1\end{array}$$$$EN=0，F\text{高阻值状态}$$

NOTE

三态门：

当 $C$ （使能端）为 $0$ 的时候，也就是让芯片能正常工作，（注意此时是低电平有效），三态门的输出正常，为 $D=\bar{A}$ 。

当 $C$ （使能端）为 $1$ 的时候，也就是芯片不能正常工作，三态门为高阻值状态，而在 TTL 中，（上拉状态）高阻值状态需要针对后面输出并联（上拉）的电阻，如果电阻比较小（没有上 千）就当作 $0$ ，如果比较大 (有个几千欧)，当作 $1$ 来处理。（CMOS 中没有上拉状态）

CMOS 中，如果三态门的使能端是 $0$ （低电平有效） ，也就是激发态，其正常工作。

CMOS 中，如果三态门的使能端是 $1$ （低电平有效），也就是非激发态，其输出与 TTL 相反，输出为逻辑 $0$

贡献者

王海平

文件历史

最后编辑于 9 天前查看完整历史

28d3e-笔记上传:2025-10-29 16:54:06